14
07.2021

怎樣提高存儲器的良率?

親子育兒(吃喝)  

怎樣提高存儲器的良率?

數據是人們生活中不可或缺的一部分。由於容量限制,人們往往需要定期從設備上刪除無用的文件來釋放存儲空間。但是,很多人沒有定期清理文件的習慣,這會消耗大量的存儲空間,很大程度上增加了人們對存儲的需求。NANDflash和DRAM是存儲器的兩種主要形式。其中,DRAM動態易變,存取速度極快,非常適合短時間存儲數據。相反,NANDflash是非易失的,這意味著它具有良好的保存能力,可以更好地用於人們對長期低成本存儲的要求。隨著市場對電子產品需求的不斷增長,高速、高密度、低成本已經成為這兩種存儲方式的主要目標。

假如降低成本是半導體工業發展的最大驅動力之一,那么如何提高和保持高良率,是每一種新技術、新產品從試產到量產後所面臨的最嚴峻的考驗。在這種情況下,工藝和設備的控制技術、測量和測試技術對提高良率非常重要。文章著重從過程控制、設備監控、聯機檢測以及遇到的困難與挑戰等方面,論述了如何保持和保持高水准的良率,並在此ive 工程

高級存儲器良率控制難題。

內存技術的迅速發展,伴隨著設備結構、材料和圖形形成技術的變革。特征尺寸和高度集成也帶來了許多物理缺陷,使得芯片制造商面臨良率低、功能失效等問題。

據介紹,2018年初推出的QLCNAND產品正面臨良率問題,這類產品的良率普遍低於50%。鑒於次品充斥市場的影響,預計今年上半年3DQLC芯片的低良率將進一步影響整個市場,進一步擾亂存儲芯片的市場價格。無獨有偶,Intel去年下半年推出的660p消費級QLC固態硬盤,其采用全新的主控芯片和64層堆疊技術,目前也遇到了相同的問題,其良率僅為48%,也就是說,超過一半的產品都會報廢。相比之下,其64層TLC閃存率已達90%以上。

先進的3DNAND存儲器面臨的低效率問題,給出了3DNAND器件的典型結構,其中與堆疊相關的電容結構的制造涉及到幾個最重要的關鍵過程。另外,對於高級DRAM設備,其存儲節點電容結構相似。很明顯,不像平面設備,垂直整合放松了對3DNAND設備的光刻需求,而是把最複雜的工藝難題轉移到沉積和腐蝕上。雖然進程規模無法縮小,但3DNAND中的每一個新節點都將設備帶到更高的垂直堆疊,這也為制造工藝過程提出了獨特的工藝控制要求,這對提高工藝效率提出了很大挑戰。

高深寬比存儲結構面臨的挑戰。

對3DNAND而言,首當其沖的最大挑戰是幾十層甚至上百層薄膜堆疊材料的生長。每一個芯片制造商都有其獨特的技術,合理地利用不同的技術和材料。例如,三星堆疊結構采用交替生長的氮化矽和二氧化矽層,而其他制造商可能采用氧化物和多晶矽長。不管具體的工藝方法如何,隨著層數的重複使用,在高產量的條件下生長出厚度准確、均勻性好的薄膜,否則在堆疊結構生長過程中容易出現應力和缺陷控制問題,堆疊層在應力的作用下往往會彎曲或翹曲,直接影響到後續多次曝光時垂直套刻的精度。此外,薄膜的厚度、均勻性和重複性也會嚴重影響儲存單元有源區域的性能和後續光刻和刻蝕工藝的一致性和匹配度。因此,嚴格控制薄膜的每一層應力,保證良好的工藝一致性,是保證薄膜堆疊成功的決定因素,是保證薄膜堆疊質量的關鍵。

此外,溝孔的刻蝕和字線圖形形成過程中形態的變異性和缺陷,字線金屬填充過程中的各種缺陷,以及接觸孔與階梯間連接過程中容易出現的短路現象,都給3DNAND的過程控制帶來了許多不同於平面器件的新挑戰,這將直接影響器件的良率。

發表於2021.7.14
留言(0)
博客名稱 :
metabol
網誌名稱:
metabol's blog
使用天數:1,241
性別:
電郵:kukuku55@outlook.com
按月份瀏覽
    2022
  • 一月
    2021
  • 一月
  • 二月
  • 三月
  • 四月
  • 五月
  • 六月
  • 七月
  • 八月
  • 九月
  • 十月
  • 十一月
  • 十二月
>> 更多
系統分類
  • 美容時尚
  • 飲食烹飪
  • 環球旅遊
  • 親子育兒
  • 數碼科技
  • 生活品味
  • 其他
  • 台灣館
自行分類